Attorney Docket No. 826.1921

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Yoshiki Okumura

Application No.: NEW

Group Art Unit: Not Yet Assigned

Filed: February 20, 2004

Examiner: Not Yet Assigned

For:

ARITHMETIC DEVICE FOR MULTIPLE PRECISION ARITHMETIC FOR

MONTGOMERY MULTIPLICATION RESIDUE ARITHMETIC

# SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application No(s). 2003-46527

Filed: February 24, 2003

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: February 20, 2004

Registration No. 30,358

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005 Telephone: (202) 434-1500 Facsimile: (202) 434-1501

#### JAPAN PATENT OFFICE

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: February 24, 2003

Application Number: Patent Application No. 2003-046527

[ST.10/C] [JP2003-046527]

Applicant(s): FUJITSU LIMITED

October 14, 2003

Commissioner,

Japan Patent Office Yasuo IMAI

Certificate No.P2003-3084342

## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月24日

出 願 番 号 Application Number:

人

特願2003-046527

[ST. 10/C]:

[JP2003-046527]

出 願 Applicant(s):

富士通株式会社

持許庁長官 Commissioner, Japan Patent Office 2003年10月14日







【書類名】

特許願

【整理番号】

0253273

【提出日】

平成15年 2月24日

【あて先】

特許庁長官殿

【国際特許分類】

G09C 1/00

G06F 7/72

H04L 9/00

【発明の名称】

モンゴメリ乗算剰余の多倍長演算のための演算装置

【請求項の数】

5

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 株式会

社富士通コンピュータテクノロジ内

【氏名】

奥村 嘉樹

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100074099

【住所又は居所】

東京都千代田区二番町8番地20 二番町ビル3F

【弁理士】

【氏名又は名称】 大菅 義之

【電話番号】

03-3238-0031

【選任した代理人】

【識別番号】

100067987

【住所又は居所】

神奈川県横浜市鶴見区北寺尾7-25-28-503

【弁理士】 .

【氏名又は名称】

久木元 彰

【電話番号】 045-573-3683



## 【手数料の表示】

【予納台帳番号】 012542

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【包括委任状番号】 9705047

【プルーフの要否】



#### 【書類名】 明細書

【発明の名称】 モンゴメリ乗算剰余の多倍長演算のための演算装置

【特許請求の範囲】

【請求項1】 ビットパターンで表された被乗数Aと乗数Bの乗算を行う演算装置であって、

被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部分積生成手段と、

乗数Bを前記 2 次Boothアルゴリズムによりエンコードして、乗数Bの連続する 3 つのビットである b 2 i + 1 、 b 2 i 、および b 2 i - 1 を指定する i の値に応じた選択信号を出力するエンコーダ手段と、

前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する選択 手段と、

前記選択手段から出力される、iの数と同じ数だけの部分積を加算して、乗算結果を生成する加算手段とを備え、

前記エンコーダ手段が、iが0のときには-Aを表す部分積を選択するための選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択信号を出力し、前記加算手段が、該-Aを表す部分積から被乗数Aの2の補数を生成して、該被乗数Aの2の補数を前記乗算結果として出力するような動作モードを設けたことを特徴とする演算装置。

【請求項2】 ビットパターンで表された被乗数Aと乗数Bの乗算を行う演算装置であって、

被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部分積生成手段と、

乗数Bを前記 2 次Boothアルゴリズムによりエンコードして、乗数Bの連続する 3 つのビットである b 2 i + 1 、 b 2 i 、および b 2 i - 1 を指定する i の値に応じた選択信号を出力するエンコーダ手段と、

前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する選択 手段と、

前記選択手段から出力される、iの数と同じ数だけの部分積を加算して、乗算



結果を生成する加算手段とを備え、

前記エンコーダ手段が、iが0のときには-Aを表す部分積を選択するための選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択信号を出力し、前記加算手段が、i0 以外のときにはi0 を表す部分積から被乗数i2 の補数を生成して、i2 が、i3 が、i4 の i5 が、i5 の i6 を表す部分積から被乗数i8 の i7 の i8 を表す部分積から被乗数i8 の i8 を表す部分積を選択するための選択信号を出力し、i8 が i8 の i8 の i8 の i8 を表す部分積を選択するための選択信号を出力し、i8 の i8 の i

【請求項3】 ビットパターンで表された被乗数Aと乗数Bを乗算し、乗算結果とビットパターンで表された数Cおよび数Dとを加算する、乗算加算を行う演算装置であって、

被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部分積生成手段と、

乗数Bを前記 2 次Boothアルゴリズムによりエンコードして、乗数Bの連続する 3 つのビットである b 2 i + 1 、 b 2 i 、および b 2 i - 1 を指定する i の値に応じた選択信号を出力するエンコーダ手段と、


前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する選択 手段と、

前記選択手段から出力される、iの数と同じ数だけの部分積と数Cと数Dとを加算して、乗算加算結果を生成する加算手段とを備え、

前記エンコーダ手段が、iが0のときには-Aを表す部分積を選択するための選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択信号を出力し、前記加算手段が、i0 人を表す部分積から被乗数i0 の補数を生成し、i1 を表す部分積から被乗数i2 と成し、i3 を表す部分積から被乗数i3 を表す部分積から被乗数i4 のi5 を成し、i6 を表す部分積から被乗数i7 の補数を生成し、i7 を表す部分積から被乗数i8 を加算した結果を前記乗算加算結果として出力するような動作モードを設けたことを特徴とする演算装置。

【請求項4】 kビットのビットパターンで表された被乗数Aと乗数Bを乗算し、乗算結果とkビットのビットパターンで表された数Cおよび数Dとを加算することで、1ブロックがkビットであるg+1個のブロックからなる整数Yから1ブロックがkビットであるg個のブロックからなる整数Nを減算する演算を行う演算装置であって、

被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部



乗数Bを前記 2 次Boothアルゴリズムによりエンコードして、乗数Bの連続する 3 つのビットである b 2 i + 1 、 b 2 i 、および b 2 i - 1 を指定する i の値に応じた選択信号を出力するエンコーダ手段と、

前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する選択 手段と、

前記選択手段から出力される、iの数と同じ数だけの部分積と数Cと数Dとを加算して、2kビットの乗算加算結果を生成する加算手段と、

前記乗算加算結果の一部のビットを反転する反転手段とを備え、

前記部分積生成手段が、整数Nのj番目のブロックnjを被乗数Aとして用い、前記エンコーダ手段が、iが0のときにはーAを表す部分積を選択するための選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択信号を出力し、前記加算手段が、該ーAを表す部分積から被乗数Aの1の補数を生成し、j-1番目のブロックの乗算加算からのキャリーを数Cとして用い、整数Yのj番目のブロックの乗算加算からのキャリーを数Cとして用い、整数Yのj番目のブロックyjを数Dとして用いて、該被乗数Aの1の補数と数Cと数Dとを加算した結果をj番目のブロックの乗算加算結果として出力し、前記反転手段が、該j番目のブロックの乗算加算結果の一部のビットを反転してj+1番目のブロックの乗算加算っのキャリーを生成することを特徴とする演算装置

【請求項 5 】 ビットパターンで表された整数 I および J と剰余の法 N を 1 ブロックが k ビットである g 個のブロックにそれぞれ分割して、Y = I J  $2^{-k}$  g m o d N となるモンゴメリ乗算剰余の多倍長演算を行う演算装置であって

kビットの被乗数A、乗数B、数C、および数Dのそれぞれについて、与えられた複数の値のいずれかを選択して出力する第1の選択手段と、

前記第1の選択手段から出力される被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部分積生成手段と、

前記第1の選択手段から出力される乗数Bを前記2次Boothアルゴリズムによりエンコードして、乗数Bの連続する3つのビットであるb2i+1、b2

i、および b 2i-1 を指定する i の値に応じた選択信号を出力するエンコーダ 手段と、

前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する第2 の選択手段と、

前記第2の選択手段から出力される、iの数と同じ数だけの部分積と、前記第1の選択手段から出力される数Cと数Dとを加算して、2kビットの乗算加算結果を生成する加算手段と、

前記乗算加算結果の一部のビットを反転する反転手段とを備え、

前記第1の選択手段が、整数Nのj番目のブロック $n_j$ を被乗数Aとして選択し、j0、j1番目のブロックの乗算加算からのキャリーを数Cとして選択し、Y0 j番目のブロック $y_j$ を数Dとして選択し、前記エンコーダ手段が、iが0のときにはA0を表す部分積を選択するための選択信号を出力し、i0以外のときには00を表す部分積を選択するための選択信号を出力し、前記加算手段が、該A1を表す部分積から被乗数A0のA1の補数を生成し、該被乗数A0のA1の補数と数A2と数A3のとを加算した結果をA4のがロックの乗算加算結果として出力し、前記反転手段が、該A5を対するのブロックの乗算加算結果の一部のビットを反転してA5年間のブロックの乗算加算によるする動作モードを設けたことを特徴とする演算装置。

#### 【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$ 

【発明の属する技術分野】

本発明は、モンゴメリ乗算剰余の多倍長演算を行うための演算装置に関する。

[0002]

【従来の技術】

近年、コンピュータネットワーク上では、セキュリティ対策として、暗号化データ通信やユーザ認証(デジタル署名)が多く使用されている。これらのセキュリティ対策では、RSA(Rivest-Shamir-Adleman)暗号や楕円曲線暗号等の暗号処理が利用される。

[0003]

RSA暗号や楕円曲線暗号は非常に大きいビット数の数値を扱うため、これらの暗号処理で使われるモンゴメリ乗算剰余の演算では、ソフトウェアやハードウェアで実現し易い多倍長演算アルゴリズムがよく使われる。多倍長演算アルゴリズムとは、非常に大きいビット数の数値を、ソフトウェアやハードウェアで扱い易いビット数(ブロック)に分割して、ブロック単位の演算を繰り返すアルゴリズムである。

#### [0004]

モンゴメリ乗算剰余の多倍長演算アルゴリズムとしては、図12のようなアルゴリズムが知られている(例えば、特許文献1参照)。図12において、AおよびBは整数であり、Nは剰余の法であり、Yは演算結果である。図12の左側に示すアルゴリズムは、その右側に示すように変形することができる。このアルゴリズムは、Y=AB2 $^-$ kg mod Nの演算を表しており、① $^-$ 6の処理からなる。

#### [0005]

gはA、B、およびNをkビット=1ブロックで分割した時のA、B、およびNのブロック数であり、Yのブロック数はg+1である。 $a_i$ 、 $b_i$ 、 $n_i$ 、および  $y_i$  はそれぞれA、B、N、および Yの i 番目のブロックを表す。A、B、N、および Yは、それぞれ、 $a_i$ 、 $b_i$ 、 $n_i$ 、および  $y_i$  を用いて次のように表される。

## [0006]

 $A = (a_{g-1}, a_{g-2}, \ldots, a_{1}, a_{0})$ 

 $B = (b_{g-1}, b_{g-2}, \ldots, b_{1}, b_{0})$ 

 $N = (n_{g-1}, n_{g-2}, \dots, n_{1}, n_{0})$ 

 $Y = (y_g, y_{g-1}, \dots, y_1, y_0)$ 

#### [0007]

図12のアルゴリズムを⑥の処理を除いて回路化した場合、図13のような回路になることが多いと考えられる。図13の回路では、A、B、およびNがそれぞれg個のブロックに分割されて、ブロック毎にブロック単位演算器101に入力され、演算結果y, i およびy, i-1 がそれぞれYのブロックy i およびy i-1 に格納される。このとき、演算に必要なy i がY から読み出されてブロック単位演算器101に入力される。

#### [0008]

ブロック単位演算器 1 0 1 は、図 1 3 の下方に示すように、レジスタ 1 1 1 、 1 1 2 、 1 1 3 、 1 1 4 、 1 1 5 、 1 2 1 、 1 2 2 、 1 2 3 、 1 2 4 、 1 2 5 、 1 2 6 、セレクタ 1 1 6 、 1 1 7 、 1 1 8 、 1 1 9 、および乗算加算器 1 2 0 を 備える。乗算加算器 1 2 0 は A × B + C + D の演算を行う。図 1 3 の回路と図 1 2 のアルゴリズムの①~⑤の処理の対応関係は次の通りである。

①の処理: (cl, tmp) = a i \* b i + y i + cl

セレクタ116により $A=a_i$ と選択し、セレクタ117により $B=b_j$ と選択し、セレクタ118によりC=c1と選択し、セレクタ119により $D=y_i$ と選択して、乗算加算器120の出力の上位kビットをc1としてレジスタ121に格納し、下位kビットをtmpとしてレジスタ126に格納する。

②の処理: m = t m p \* n' 0

セレクタ116によりA=tmpと選択し、セレクタ117により $B=n'_0$ と選択し、セレクタ118によりC=0と選択し、セレクタ119によりD=0と選択して、乗算加算器120の出力の下位kビットをmとしてレジスタ125に格納する。

③の処理: (c2, tmp) = m\*n; + tmp+c2

セレクタ 1 1 6 により A = n i と選択し、セレクタ 1 1 7 により B = m と選択し、セレクタ 1 1 8 により D = c 2 と選択して、乗算加算器 1 2 0 の出力の上位 k ビットを c 2 としてレジスタ 1 2 2 に格納し、下位 k ビットを t m p としてレジスタ 1 2 6 に格納する。

④の処理:  $(c2, y_{i-1}) = m*n_i + tmp + c2$ 

## ⑤の処理: $(y_i, y_{i-1}) = y_i + c_1 + c_2$

#### [0009]

図13の回路に図12のアルゴリズムの⑥の処理を追加して、モンゴメリ乗算剰余の多倍長演算アルゴリズムの回路として完成させる場合、⑥以外の処理と同じように、YおよびNを k ビット=1 ブロックで分割してブロック毎の演算を繰り返す図14のような多倍長減算を採用して、図15のような回路にすることが多いと考えられる。

#### [0010]

図15では、図14の上方に示す多倍長減算を2の補数表現を用いてその下方に示すような加算に変形してから回路化している。2の補数は、コンピュータ内で負数を表現するために用いられ、1の補数に1を加えることで得られる。また、1の補数は、ビットパターンを反転させることで得られる。

#### [0011]

図15では、図13のブロック単位演算器101がブロック単位演算器131 に置き換えられている。ブロック単位演算器131は、ブロック単位演算器10 1に反転/非反転回路141を加えた構成を有する。

#### [0012]

図15の回路の動作のうち、図12のアルゴリズムの⑥以外の処理(通常処理

- )に対応する動作は図13の回路と同じであるため、⑥の処理(最終処理)に対応する動作のみを以下に説明する。この処理では、最終処理状態信号により、反転/非反転回路141は $n_i$ を反転して出力し、レジスタ123の $y_i$ は1に初期化され、ブロック単位演算器131から出力された $y_{i-1}$ はYの $y_i$ に格納される。
  - (1) y'; を1に初期化する。
  - (2) 次の動作を $0 \le i \le g$ の範囲で繰り返す。

[0013]

- (3) y'<sub>i</sub>のbit0(最下位ビット)が1(Y≥N)の場合は(4)へ進み、y'<sub>i</sub>のbit0が0(Y<N)の場合は(5)へ進む。</li>
  - (4)次の動作を0≤i≤gの範囲で繰り返す。

[0014]

(5)動作を終了する

[0015]

【特許文献1】

特開平11-212456号公報

[0016]

【発明が解決しようとする課題】

しかしながら、上述した仮想的な多倍長演算回路には、次のような問題がある

#### [0017]

図15の回路において、A、B、N、Y、c 1、c 2、m、および t m p を格納する回路は、通常、動作クロックに同期したRAM(random access memory)もしくはFF(flip-flop )で構成される。このため、乗算加算器 120とその直前のセレクタ  $116 \sim 119$  は、上記RAMもしくはFFの出力(A,B,N,Y,c 1,c 2,m,t m p)からRAMもしくはFFの入力(Y,c 1,c 2,m,t m p)までの通り道となるので、乗算加算器 120とセレクタ 116 ~ 119 の総遅延時間が動作クロックの周期より小さくなければ、回路全体として動作しないということになる。

#### [0018]

したがって、図15の回路の動作周波数を向上させる際のボトルネックは、ブロック単位演算器131の最大遅延経路<n $_i$  →反転/非反転回路141→セレクタ116→乗算加算器120→(c1, c2, y' $_i$ , y' $_{i-1}$ , m, t m p) >であり、この経路をいかに短縮するかが問題となる。

#### [0019]

本発明の課題は、モンゴメリ乗算剰余の多倍長演算を行う回路においてブロック単位演算器における減算のための遅延時間を短縮し、動作周波数を維持したままで多倍長演算を行うための演算装置を提供することである。

#### [0020]

#### 【課題を解決するための手段】

図1は、本発明の演算装置の原理図である。図1の演算装置は、部分積生成手段201、エンコーダ手段202、選択手段203、および加算手段204を備え、ビットパターンで表された被乗数Aと乗数Bの乗算を行う。

#### [0021]

部分積生成手段201は、被乗数Aから2次Boothアルゴリズムにおける 複数の部分積を生成する。エンコーダ手段202は、乗数Bを2次Boothア ルゴリズムによりエンコードして、乗数Bの連続する3つのビットであるb2i +1、b2i、およびb2i-1を指定するiの値に応じた選択信号を出力する。選択手段203は、選択信号に応じて、複数の部分積のいずれかを選択して出力する。加算手段204は、選択手段203から出力される、iの数と同じ数だけの部分積を加算して、乗算結果を生成する。

#### [0022]

そして、エンコーダ手段202が、iが0のときには-Aを表す部分積を選択するための選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択信号を出力し、加算手段204が、-Aを表す部分積から被乗数Aの2の補数を生成して、被乗数Aの2の補数を乗算結果として出力するような動作モードを、演算装置に設ける。この動作モードにおいて、加算手段204が、-Aを表す部分積から被乗数Aの2の補数を生成する代わりに、被乗数Aの1の補数を生成するようにすることもできる。

#### [0023]

2次Boothアルゴリズムは、AおよびBが2の補数の整数である場合の乗算A×Bにおいて部分積の個数を削減するためのアルゴリズムとして知られている。部分積生成手段201は、被乗数Aから2次Boothアルゴリズムにおける複数の部分積として、A、2A、-A、-2A、および0を表す部分積を生成する。

#### [0024]

上記動作モード(後述する補数モード)において、エンコーダ手段 202 は、乗数 B の連続する 3 つのビット b 2 i + 1、 b 2 i 、および b 2 i - 1 をエンコードして、b 1、b 0 、および b - 1 の 3 つのビットに対しては - 1 を表す部分積を選択するための選択信号を生成し、b 2 i + 1 、b 2 i 、および b 2 i - 1 (i  $\neq$  0)の 3 つのビットに対しては 0 を表す部分積を選択するための選択信号を生成する。

#### [0025]

これにより、選択手段 2 0 3 は、b 1 、b 0 、および b -1 の 3 つのビットに対しては -1 を表す部分積を選択し、それ以外のビットに対しては 0 を表す部分積を選択するので、加算手段 2 0 4 は、-1 を表す部分積と 1 0 とを加算すること

になる。-AはAの2の補数またはAの1の補数で表されるから、この動作モードにおける乗算結果は、Aの2の補数またはAの1の補数 (=-A) となる。

#### [0026]

これに対して、通常の動作モードにおいては、演算装置は乗算A×Bの結果を出力することができる。このように、乗算A×Bを行う演算装置において-Aを乗算結果として出力する動作モードを設けることで、図15の反転/非反転回路141がなくても図12の⑥の処理を行うことが可能となる。この演算装置をブロック単位演算器131に組み込めば、ブロック単位演算器131における遅延時間を短縮して、動作周波数を向上させることができる。

#### [0027]

図1の部分積生成手段201は、例えば、後述する図5のシフト回路241、243、および反転回路242に対応し、図1のエンコーダ手段202は、例えば、図5のエンコーダ247に対応する。また、図1の選択手段203は、例えば、図5の選択回路244に対応し、図1の加算手段204は、例えば、図5の多段加算回路245に対応する。

#### [0028]

#### 【発明の実施の形態】

以下、図面を参照しながら、本発明の実施の形態を詳細に説明する。

本実施形態では、乗算加算器のアーキテクチャに 2 次B o o t h アルゴリズムを採用して、図15 の回路のブロック単位演算器 131 の最大遅延経路 < n  $_i$  → 反転/非反転回路 141 →セレクタ 116 →乗算加算器 120 → (c1, c2, y'i, y'i-1, m, tmp) >上の反転/非反転回路 141 を乗算加算器 120 に吸収させる。これにより、ブロック単位演算器 131 における遅延時間を短縮して、動作周波数を向上させる。

#### [0029]

また、図15の回路では、反転/非反転回路141の規模がブロックビット数 k に比例するため、k が大きくなるほど、図13の回路の規模に対する増分が顕著になる。しかし、本実施形態では、反転/非反転回路141を乗算加算器120に吸収することにより、図13の回路とほぼ同じ規模で図12のアルゴリズム

を実現することができる。

[0030]

2次Boothアルゴリズムは、AおよびBが-2q $^{-1} \le A$ ,B $\le 2$ q $^{-1}$ -1でqビットの2の補数の整数である場合の乗算 $A \times B$ について、AおよびBのビット表現をそれぞれ  $|a_{q-1}, a_{q-2}, \ldots, a_{1}, a_{0}|$  および  $|a_{q-1}, a_{q-2}, \ldots, a_{1}, a_{1}, a_{1}, a_{1}, a_{1}$ 

·Bの多項式表現である式(1)を式(2)に変形する。

・さらに、 $d_i$ を-2、-1、0、+1、および+2を取りうるビットと定義して、式(2)を式(3)で表す。

式 (1) 
$$-b_{q-1}2^{q-1}+b_{q-2}2^{q-2}+...$$
  
+  $b_{1}2^{1}+b_{0}2^{0}$ 

式 (2) 
$$\Sigma$$
 ((-2 b 2 i + 1 + b 2 i + b 2 i - 1) 2 2 i)   
※ 0  $\leq$  i  $\leq$  q  $\neq$  2 - 1, b - 1 = 0

式 (3) 
$$\Sigma d_i 2^2 i$$
 (※ $d_i = -2 b_2 i + 1 + b_2 i + b_2 i - 1$ )   
※ $0 \le i \le q / 2 - 1$ ,  $b - 1 = 0$ 

[0031]

図 2 は、A およびB が  $0 \le A$ ,  $B \le 2^k - 1$  の k ビットの整数である場合の 2 次 B o o t h アルゴリズムによる乗算  $A \times B$  を示している。この場合の動作は次

の通りである。

- ①k ビットのAおよびBをq ビットに補正してA'およびB'とする。このとき、kが偶数であればq=k+2、 $a_{q-1}=a_{q-2}=b_{q-1}=b_{q-2}$ とし、kが奇数であればq=k+1、 $a_{q-1}=b_{q-1}$ とする。
- ② $0 \le i \le q/2-1$  とした場合のB'の3つのビットb2i+1、b2i、およびb2i-1を、Boothエンコーダ211を用いてdiにエンコードする。
- ③ $b_{2i+1}$ 、 $b_{2i}$ 、および $b_{2i-1}$ から得られた $d_i$ を-2、-1、0、+1、および+2を取りうるB'のビットとして用いて、乗算A'×B'を行う。この乗算における各部分積はA'× $d_i$ (2の補数)である。
- ④積A'×B'(2 q ビット)から下位 2 k ビットを切り出し、積A×B (2 k ビット) とする。

#### [0032]

図3は、2次Boothアルゴリズムを採用した乗算器に、出力が一A(2の補数)になるモード(補数モード)を追加した乗算器を示している。図3の乗算器においては、モード選択信号により、通常の乗算A×Bを行うモード(通常モード)と補数モードとが切り替えられる。

#### [0033]

補数モード時には、Boothエンコーダ221の出力 $d_0$ が-1になり、それ以外の出力 $d_i$ ( $i \neq 0$ )が0になるため、部分積A'× $d_0$ は-A'(2の補数)になり、他の部分積A'× $d_i$ ( $i \neq 0$ )は0になる。したがって、乗算器の出力Xは-A(2の補数)になる。補数モード時のBはdon't careで構わない。

#### [0034]

ここでは、部分積 $A' \times d_0$ を2の補数としている。2の補数は1の補数に1を加えたものであるから、2の補数を回路で実現するときは、ビットパターンを1の補数にして(つまり、ビット反転して)から、+1加算する。しかし、この操作をそのまま行うと、部分積加算にとても時間がかかる。

#### [0035]

そこで、部分積 A'× d  $_0$  を  $_1$  の補数としておき、  $_2$  の補数にするための  $_1$  加算を部分積加算と一緒に行うのが一般的である。図  $_3$  の B  $_0$  o  $_1$  h  $_1$  ンコーダ  $_2$   $_2$   $_1$  の  $_3$   $_4$  は、この  $_4$   $_4$  十 加算を実現するための補正値として用いられ、  $_4$   $_4$   $_5$  0 のとき  $_5$   $_6$   $_7$   $_8$   $_1$   $_8$   $_9$  0 のとき  $_8$   $_1$   $_9$  0 となる。

#### [0036]

図3の乗算器では、補数モード時のBがdon't careで構わないのに対して、補数モード時にB=0を入力すれば、補数モード時の $d_i$ ( $i \neq 0$ )として通常モード時と同じ値を用いることができる。

#### [0037]

図 4 は、このような乗算器を示している。補数モード時には、Boothエンコーダ 2 3 1 の出力  $d_0$  が - 1 になり、それ以外の出力  $d_i$  ( $i \neq 0$ ) は、B = 0 の場合の通常モード時の出力  $d_i$  ( $i \neq 0$ ) と同じ 0 になる。このため、部分積 A'×  $d_0$  は - A'(2 の補数) になり、他の部分積 A'×  $d_i$  ( $i \neq 0$ ) は 0 になる。したがって、乗算器の出力 X は - A (2 の補数) になる。

#### [0038]

#### [0039]

図3および図4の乗算器は、例えば、図5に示すような回路で構成される。図5の回路は、レジスタ240、246、シフト回路241、243、反転回路242、選択回路244、多段加算回路245、およびエンコーダ247を備える。エンコーダ247は、図3のBoothエンコーダ221または図4のBoothエンコーダ231に対応する。

#### [0040]

レジスタ246のB'は2ビットずつの組に分割され、各組のビット対が下位の組の上位ビットとともにエンコーダ247に順番に入力される。エンコーダ247は、これらの3つの入力b2i+1、b2i、およびb2i-1からdiに相当する選択信号を生成し、A'の倍数を選択する選択回路244に出力する。

#### [0041]

シフト回路 2 4 1、 2 4 3 は、入力されたビットパターンを 1 ビットシフトし、反転回路 2 4 2 は、入力されたビットパターンを反転させる。これらの回路により、レジスタ 2 4 0 の A'からは、直接(A')、1 ビットシフト(2 A')、反転(-A'(1 の補数))、および反転の 1 ビットシフト(-2 A')の 4 種類の値が生成され、選択回路 2 4 4 に入力される。

#### [0042]

選択回路 244 は、エンコーダ 247 の各ビット対出力に対応して設けられており、エンコーダ 247 からの選択信号に応じて 4 種類の入力値の 1 つを選択し、部分積  $A'\times d_i$  として多段加算回路 245 に出力する。このとき、選択回路 244 からは補正値  $s_i$  も同時に出力される。多段加算回路 245 は、入力された部分積  $A'\times d_i$  および補正値  $s_i$  を加算して、乗算結果 X ( $=A\times B$ ) を出力する。

#### [0043]

図3および図4の乗算器では、補数モード時に $d_0=-1$ および $s_0=1$ とすることで、出力を-A(2の補数)としているが、 $s_0=0$ とすればこの出力を-A(1の補数)にすることができる。図14に示したように、多倍長減算では、ビットパターン全体として2の補数であってもブロック単位の演算では1の補数を扱うことになるので、乗算器の出力を-A(1の補数)にすることが重要である。この場合、部分積A  $^{\prime}$   $\times$   $d_0$  に対応する-A  $^{\prime}$  を生成する回路は、図6に示すように、反転回路251および加算回路252を用いて構成される。

#### [0044]

図6の反転回路251は、A'を反転して出力し、加算回路252は、反転されたA'と補正値253とを加算して出力する。補正値253は、通常モード時に1となり、補数モード時に0となるので、通常モード時は-A'(2の補数)が出力され、補数モード時は-A'(1の補数)が出力される。

#### [0045]

図6の反転回路251および加算回路252は、それぞれ、図5の反転回路242および多段加算回路245に対応し、補正値253は補正値s0に対応する

。この構成では、通常モードと補数モードとでsoが異なる値をとることになる。

#### [0046]

図5の乗算器の出力と、 $0 \le C \le 2^{k-1} - 1$  および $0 \le D \le 2^{k-1} - 1$  であるk ビットのC およびD とを加算する、 $A \times B + C + D$  の乗算加算器は、図7 のような回路で構成される。図7 の回路では、図5 の多段加算回路 245 の代わりに、多段加算回路 261 が用いられている。

#### [0047]

多段加算回路 261 は、選択回路 244 からの部分積および補正値に加えて、外部から入力される C および D を加算し、乗算加算結果を X  $(=A \times B + C + D)$  を出力する。補数モード時は、X=-A (20 補数) +C+D となる。

#### [0048]

しかし、図6の-A'生成回路のような構成を採用すれば、補数モード時の出力は、X=-A(1の補数)+C+Dとなる。この場合、図6の反転回路 2 5 1 および加算回路 2 5 2 は、それぞれ、図7の反転回路 2 4 2 および多段加算回路 2 6 1 に対応し、補正値 2 5 3 は補正値 8 9 に対応する。

#### [0049]

図8および図9は、図7において補数モード時の出力を-A(1の補数)+C +Dとした乗算加算器を使用して、図14の多倍長減算(Y=Y-N)を実行する回路を示している。図8の多倍長減算回路は、レジスタ271、272、273、274、275、277、乗算加算器276、および反転回路278を備え、図9の多倍長減算回路は、図8において乗算加算器276の代わりに乗算加算器281を用いた構成を有する。

#### [0050]

図8の乗算加算器276は、図3のBoothエンコーダ221に従って乗算を行うため、入力Bはdon't careとなっている。これに対して、図9の乗算加算器281は、図4のBoothエンコーダ231に従って乗算を行うため、入力Bは0となっている。図8および図9の回路の動作は次の通りである

- (0) レジスタ277のキャリー (carry) の値を1に初期化する。
- (1) レジスタ 2 7 1 の N から n i を選択してレジスタ 2 7 3 に格納し、レジスタ 2 7 2 の Y から y ; を選択してレジスタ 2 7 4 に格納する。
- (2)乗算加算器 2.76 は、入力を $A=n_i$ 、B=don't care、C[k-1:1]=0、C[0]=carry(i-1番目のブロックの演算結果からのキャリー)、 $D=y_i$ として、補数モード時のkビットの演算 X=-A(1の補数)+C+Dを実行する。

#### [0051]

また、乗算加算器 281 は、入力を $A=n_i$ 、B=0、C[k-1:1]=0、C[0]=carry、 $D=y_i$ として、X=-A(1の補数)+C+Dを実行する。

- (3) 乗算加算器 2.76 および 2.81 の出力のうち、X[k-1:0] を y i -1 としてレジスタ 2.75 に保存し、X[k] を反転回路 2.78 により反転させてレジスタ 2.77 に格納する。レジスタ 2.77 に格納された c a r r y は、i + 1 番目のブロックへのキャリーとなる。ここで、X[k] を反転させるのは、図1.4 に示したように、補数のキャリーが必要となるためである。X[2k-1:k+1] は不要なので、無視される。
- (4) レジスタ275の $y'_{i-1}$ を $y_{i}$ としてレジスタ272に格納する。
- (5) (1)  $\sim$  (4) の動作を $0 \le i \le g$ の範囲で繰り返す。
- (6)(5)の動作が終了した時点で、レジスタ272のYにはY-Nの演算結果が格納されている。また、g番目のブロックの演算結果X [k]は、Y=Y-Nの符号( $1:Y \ge N$ , 0:Y < N)を表す。

#### [0052]

図10および図11は、図7において補数モード時の出力を-A(1の補数) +C+Dとした乗算加算器を使用して、モンゴメリ乗算剰余の多倍長演算(Y=AB2-kg mod N)を実行する回路を示している。図10の多倍長演算回路は、レジスタ291、292、295、299、ブロック選択回路293、294、296、298、300、およびブロック単位演算器297を備え、図11の多倍長演算回路は、図10においてブロック単位演算器297の代わりに ブロック単位演算器331を用いた構成を有する。

#### [0053]

図10において、レジスタ291、292、および295には、A、B、およびNがそれぞれ g 個のブロックに分割されて格納され、ブロック選択回路293、294、および296は、それぞれA、B、およびNのブロック $a_i$ 、 $b_i$ 、および $n_i$ を選択して、ブロック単位演算器297に出力する。また、ブロック選択回路298は、レジスタ299からYのブロック $y_i$ を選択して、ブロック単位演算器297に出力する。

### [0054]

ブロック単位演算器 297は、ブロック  $a_i$ 、  $b_i$ 、  $n_i$ 、  $n'_0$ 、および  $y'_i$  を入力として演算を行い、演算結果  $y'_i$  および  $y'_{i-1}$  を出力する。ブロック選択回路 300 は、  $y'_i$  および  $y'_{i-1}$  のいずれかを選択し、ブロック  $y_i$  または  $y_{i-1}$  としてレジスタ 299 に格納する。図 11 の 多倍長演算回路の動作も同様である。

### [0055]

ブロック単位演算器297は、図10の下方に示すように、レジスタ311、312、313、314、315、321、322、323、324、325、326、セレクタ316、317、318、319、乗算加算器276、および反転回路320を備える。図11のブロック単位演算器331は、図10において乗算加算器276の代わりに乗算加算器281を用い、さらにセレクタ332を追加した構成を有する。

#### [0056]

図10および図11の回路では、図12のアルゴリズムの⑥以外の処理(通常処理)と⑥の処理(最終処理)が、処理状態信号301によって切り替えられる。乗算加算器276および281は、通常処理のときは通常モードの演算( $X=A\times B+C+D$ )を行い、最終処理のときは補数モードの演算(X=-A(1の補数)+C+D)を行う。また、図11のセレクタ332は、通常処理のときは入力1を選択し、最終処理のときは入力0を選択して、乗算加算器281に出力する。



図10および図11の回路の通常処理に対応する動作は図13の回路と同じであるため、最終処理に対応する動作のみを説明することにする。図10および図11の回路の処理⑥に相当する動作は次の通りである。

- (0) レジスタ323のy i の値を1 に初期化し、乗算加算器276 および281 を補数モードに設定する。
- (1) レジスタ295のNからn<sub>i</sub>を選択してレジスタ312に格納し、レジスタ299のYからy<sub>i</sub>を選択してレジスタ315に格納する。
- (2)セレクタ316、318、および319は、それぞれ、 $A=n_i$ 、 $C=y_i$ のbit0を反転回路320により反転した値(i-1番目のブロックの演算結果からのキャリー)、および $D=y_i$ と選択する。

#### [0058]

このとき、図10の回路では、セレクタ317の出力Bはdon't careで構わない。これに対して、図11の回路では、セレクタ332が入力0を選択し、セレクタ317がセレクタ332の出力を選択するので、結局、B=0と選択される。

#### [0059]

そして、乗算加算器 2.7.6 および 2.8.1 は、補数モード時の k ビットの演算 X = -A (1の補数) + C + D を実行する。

- (3) 乗算加算器 2.76 および 2.81 の出力のうち、X[k-1:0] を  $y'_i$  -1 としてレジスタ 3.24 に保存し、X[2k-1:k] を  $y'_i$  としてレジスタ 3.23 に格納する。レジスタ 3.23 に格納された  $y'_i$  の b i t 0 (X[k]) は、反転回路 3.20 により反転されて、i+1 番目のブロックへのキャリーとなる。
- (4) レジスタ324の y  $_{i-1}$  を y  $_{i}$  としてレジスタ299に格納する。 レジスタ323の y  $_{i}$  の b i t 0 以外のビットは不要なので、無視される。
- (5) (1)  $\sim$  (4) の動作を $0 \le i \le g$ の範囲で繰り返す。
- (6)(5)の動作が終了した時点で、レジスタ299のYにはY-Nの演算結果が格納されている。また、レジスタ323に格納されたy, $_g$ の $_b$  i  $_t$   $_0$  は、



Y = Y - Nの符号 (1:Y  $\geq N$ , 0:Y < N) を表す。

#### [0060]

(付記1) ビットパターンで表された被乗数Aと乗数Bの乗算を行う演算装置であって、

被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部分積生成手段と、

乗数Bを前記 2 次Booth アルゴリズムによりエンコードして、乗数Bの連続する 3 つのビットである b 2 i + 1 、 b 2 i 、および b 2 i - 1 を指定する i の値に応じた選択信号を出力するエンコーダ手段と、

前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する選択 手段と、

前記選択手段から出力される、iの数と同じ数だけの部分積を加算して、乗算結果を生成する加算手段とを備え、

前記エンコーダ手段が、iが0のときには-Aを表す部分積を選択するための選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択信号を出力し、前記加算手段が、i0 A0 を表す部分積から被乗数A0 A0 の補数を生成して、i1 で設けたことを特徴とする演算装置。

#### [0061]

(付記2) ビットパターンで表された被乗数Aと乗数Bの乗算を行う演算装置であって、

被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部分積生成手段と、

乗数Bを前記 2 次Booth アルゴリズムによりエンコードして、乗数Bの連続する 3 つのビットである b 2 i + 1、 b 2 i 、および b 2 i - 1 を指定する i の値に応じた選択信号を出力するエンコーダ手段と、

前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する選択 手段と、

前記選択手段から出力される、iの数と同じ数だけの部分積を加算して、乗算



結果を生成する加算手段とを備え、

前記エンコーダ手段が、iが0のときには-Aを表す部分積を選択するための選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択信号を出力し、前記加算手段が、該-Aを表す部分積から被乗数Aの1の補数を生成して、該被乗数Aの1の補数を前記乗算結果として出力するような動作モードを設けたことを特徴とする演算装置。

#### [0062]

(付記3) 前記エンコーダ手段は、前記動作モードにおいて、乗数Bの値にかかわらず、iが0以外のときには0を表す部分積を選択するための選択信号を出力することを特徴とする付記2記載の演算装置。

#### [0063]

(付記4) 前記エンコーダ手段は、前記動作モードにおいて、乗数Bとして 0が入力された場合に、iが0以外のときには0を表す部分積を選択するための 選択信号を出力することを特徴とする付記2記載の演算装置。

#### [0064]

(付記5) ビットパターンで表された被乗数Aと乗数Bを乗算し、乗算結果 とビットパターンで表された数Cおよび数Dとを加算する、乗算加算を行う演算 装置であって、

被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部分積生成手段と、

乗数Bを前記 2 次Boothアルゴリズムによりエンコードして、乗数Bの連続する 3 つのビットである b 2 i + 1 、 b 2 i 、および b 2 i - 1 を指定する i の値に応じた選択信号を出力するエンコーダ手段と、

前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する選択 手段と、

前記選択手段から出力される、iの数と同じ数だけの部分積と数Cと数Dとを加算して、乗算加算結果を生成する加算手段とを備え、

前記エンコーダ手段が、iが0のときには-Aを表す部分積を選択するための 選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択 信号を出力し、前記加算手段が、該-Aを表す部分積から被乗数Aの1の補数を 生成し、該被乗数Aの1の補数と数Cと数Dとを加算した結果を前記乗算加算結 果として出力するような動作モードを設けたことを特徴とする演算装置。

#### [0065]

(付記6) kビットのビットパターンで表された被乗数Aと乗数Bを乗算し、乗算結果とkビットのビットパターンで表された数Cおよび数Dとを加算することで、1ブロックがkビットであるg+1個のブロックからなる整数Yから1ブロックがkビットであるg個のブロックからなる整数Nを減算する演算を行う演算装置であって、

被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部分積生成手段と、

乗数Bを前記 2 次Booth アルゴリズムによりエンコードして、乗数Bの連続する 3 つのビットである b 2 i + 1 、 b 2 i 、および b 2 i - 1 を指定する i の値に応じた選択信号を出力するエンコーダ手段と、

前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する選択 手段と、

前記選択手段から出力される、iの数と同じ数だけの部分積と数Cと数Dとを加算して、2kビットの乗算加算結果を生成する加算手段と、

前記乗算加算結果の一部のビットを反転する反転手段とを備え、

前記部分積生成手段が、整数Nのj番目のブロックnjを被乗数Aとして用い、前記エンコーダ手段が、iが0のときにはーAを表す部分積を選択するための選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択信号を出力し、前記加算手段が、該一Aを表す部分積から被乗数Aの1の補数を生成し、j-1番目のブロックの乗算加算からのキャリーを数Cとして用い、整数Yのj番目のブロックの乗算加算からのキャリーを数Cとして用い、整数Yのj番目のブロックyjを数Dとして用いて、該被乗数Aの1の補数と数Cと数Dとを加算した結果をj番目のブロックの乗算加算結果として出力し、前記反転手段が、該j番目のブロックの乗算加算結果の一部のビットを反転してj+1番目のブロックの乗算加算へのキャリーを生成することを特徴とする演算装置

#### [0066]

(付記 7) ビットパターンで表された整数 I および J と剰余の法 N を 1 ブロックが k ビットである g 個のブロックにそれぞれ分割して、Y = I J  $2^{-k}$  g m o d N となるモンゴメリ乗算剰余の多倍長演算を行う演算装置であって、

kビットの被乗数A、乗数B、数C、および数Dのそれぞれについて、与えられた複数の値のいずれかを選択して出力する第1の選択手段と、

前記第1の選択手段から出力される被乗数Aから2次Boothアルゴリズムにおける複数の部分積を生成する部分積生成手段と、

前記第1の選択手段から出力される乗数Bを前記 2 次Boothアルゴリズムによりエンコードして、乗数Bの連続する 3 つのビットである b 2 i + 1 、 b 2 i 、および b 2 i - 1 を指定する i の値に応じた選択信号を出力するエンコーダ手段と、

前記選択信号に応じて、前記複数の部分積のいずれかを選択して出力する第2 の選択手段と、

前記第2の選択手段から出力される、iの数と同じ数だけの部分積と、前記第1の選択手段から出力される数Cと数Dとを加算して、2kビットの乗算加算結果を生成する加算手段と、

前記乗算加算結果の一部のビットを反転する反転手段とを備え、

前記第1の選択手段が、整数Nのj番目のブロック $n_j$ を被乗数Aとして選択し、j -1番目のブロックの乗算加算からのキャリーを数Cとして選択し、Yのj番目のブロック $y_j$ を数Dとして選択し、前記エンコーダ手段が、iが0のときには-Aを表す部分積を選択するための選択信号を出力し、iが0以外のときには0を表す部分積を選択するための選択信号を出力し、前記加算手段が、該-Aを表す部分積から被乗数Aの1の補数を生成し、該被乗数Aの1の補数と数Cと数Dとを加算した結果をj番目のブロックの乗算加算結果として出力し、前記反転手段が、該j番目のブロックの乗算加算結果の一部のビットを反転してj +1番目のブロックの乗算加算へのキャリーを生成するような動作モードを設けたことを特徴とする演算装置。

#### [0067]

#### 【発明の効果】

本発明によれば、モンゴメリ乗算剰余の多倍長減算を行うために必要となる回路を乗算加算器に吸収させることができ、モンゴメリ乗算剰余の多倍長演算アルゴリズムを、従来の回路より小さい規模のハードウェアで実現することが可能となる。

#### [0068]

また、多倍長減算を行うために必要となる回路を乗算加算器に吸収させることで、回路の遅延時間が短縮されるため、従来の回路より高い動作周波数で動作させることができる。

#### [0069]

モンゴメリ乗算剰余の多倍長演算アルゴリズムは、RSA暗号や楕円曲線暗号で使われる演算の中では計算量が多いものであり、本発明はこれらの暗号処理の速度向上に寄与するところが大きい。

#### 【図面の簡単な説明】

#### 【図1】

本発明の演算装置の原理図である。

#### 【図2】

2次Boothアルゴリズムによる演算を示す図である。

#### 【図3】

第1の乗算器を示す図である。

#### 【図4】

第2の乗算器を示す図である。

#### 【図5】

乗算器の回路構成図である。

#### 【図6】

-A'生成回路を示す図である。

#### 【図7】

乗算加算器の回路構成図である。

#### 【図8】

第1の多倍長減算回路を示す図である。

【図9】

第2の多倍長減算回路を示す図である。

【図10】

第1の多倍長演算回路を示す図である。

【図11】

第2の多倍長演算回路を示す図である。

【図12】

モンゴメリ乗算剰余の多倍長演算アルゴリズムを示す図である。

【図13】

仮想的な乗算剰余演算回路を示す図である。

【図14】

多倍長減算を示す図である。

【図15】

仮想的な多倍長演算回路を示す図である。

【符号の説明】

101、131、297、331 ブロック単位演算器

111, 112, 113, 114, 115, 121, 122, 123, 124

125, 126, 240, 246, 271, 272, 273, 274, 275

277, 291, 292, 295, 299, 311, 312, 313, 314

、315、321、322、323、324、325、326、 レジスタ

116, 117, 118, 119, 316, 317, 318, 319, 332

セレクタ

141 反転/非反転回路

120、276、281 乗算加算器

201 部分積生成手段

202 エンコーダ手段

203 選択手段

204 加算手段


- 211、221、231 Boothエンコーダ
- 241、243 シフト回路
- 242、251、278、320 反転回路
- 2 4 4 選択回路
- 245、261 多段加算回路
- 247 エンコーダ
- 252 加算回路
- 253 補正値
- 293、294、296、298、300 ブロック選択回路

【書類名】

図面


【図1】

# 本発明の演算装置の原理図




【図2】

## 2次Boothアルゴリズムによる乗算を示す図




【図3】

## 第1の乗算器を示す図




【図4】

## 第2の乗算器を示す図




【図5】

# 乗算器の回路構成図



【図6】


### -A'生成回路を示す図



-A' (通常モード時は2の補数,補数モード時は1の補数)


【図7】

# 乗算加算器の回路構成図




【図8】

### 第1の多倍長減算回路を示す図




【図9】

# 第2の多倍長減算回路を示す図




【図10】

# 第1の多倍長演算回路を示す図




【図11】

# 第2の多倍長演算回路を示す図




#### 【図12】

# モンゴメリ乗算剰余の多倍長演算アルゴリズムを示す図




【図13】

#### 仮想的な乗算剰余演算回路を示す図



【図14】


#### 多倍長減算を示す図





#### 【図15】

#### 仮想的な多倍長演算回路を示す図





【書類名】 要約書

#### 【要約】

【課題】 モンゴメリ乗算剰余の多倍長演算を行う回路において、ブロック単位 演算器における減算のための遅延時間を短縮し、動作周波数を維持したままで演 算を行う。

【選択図】 図1



特願2003-046527

出願人履歴情報

4.

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士

富士通株式会社